# MIPS_SOC

**Repository Path**: Fengcheng01/MIPS_SOC

## Basic Information

- **Project Name**: MIPS_SOC
- **Description**: No description available
- **Primary Language**: Verilog
- **License**: Not specified
- **Default Branch**: master
- **Homepage**: None
- **GVP Project**: No

## Statistics

- **Stars**: 0
- **Forks**: 0
- **Created**: 2020-08-04
- **Last Updated**: 2020-12-19

## Categories & Tags

**Categories**: Uncategorized

**Tags**: None

## README

# MIPS_SOC

#### 介绍
基于MIPS指令集的SOC，五级流水线设计，目前已实现：  
逻辑指令  
移位指令  
算术指令（含多周期除法）  
转移指令（延迟槽）  
并通过数据转发（data forwarding）的方法解决了数据冲突。  
待实现：  
访存指令（含RAM存储器）  
CP0相关  
异常处理  
除上述还需要实现cache以提高系统性能，并连接相应外设。  
在完成仿真后，需要编写约束文件才能上板。