RISCV-CPU-Design: 基于Verilog HDL开发的RISCV-CPU,支持miniRV-1指令集的SoC设计, 支持能处理冲突的五级流水线RISCV-CPU和数码管、LED灯等外设.

加入 Gitee

与超过 1200万开发者一起发现、参与优秀开源项目，私有仓库也完全免费：）

免费加入

该仓库未声明开源许可证文件（LICENSE），使用请关注具体项目描述及其代码上游依赖。

克隆/下载

分支 1

标签 0

删除文件 report.pdf 54c767d

data

single

README.md

push.sh

README

项目内容
1. 基于miniRV-1指令集，编写汇编程序，并在Logisim上运行；
2. 使用Verilog HDL，设计单周期、流水线RISC-V CPU；
3. 基于Trace方法验证CPU功能；
4. 为CPU添加总线、外设，形成SoC (System-On-Chip)；
5. 将SoC下载到FPGA开发板，并运行1.中的汇编程序。

# assembly

+ 使用RISCV汇编语言编写的简易计算器的汇编码及机器码

# single

+ 基于Verilog HDL 开发的单周期RISCV-CPU,支持miniRV-1指令集36条指令

# single_board

+ 单周期CPU及SoC的仿真、下板源码，可正确运行要求的汇编程序

# pipeline

+ 基于Verilog HDL 开发的可处理冒险的五级流水线RISCV-CPU,支持miniRV-1指令集36条指令

# pipline_board

+ 流水线CPU及SoC的仿真、下板源码，可正确运行要求的汇编程序

# pipeline_vivado

+ 使用vivado运行的流水线下板完整工程项目，实测CPU频率可达75MHZ

# data

+ 项目资料

# report

+ 实验报告

基于Verilog HDL开发的RISCV-CPU,支持miniRV-1指令集的SoC设计, 支持能处理冲突的五级流水线RISCV-CPU和数码管、LED灯等外设.

Verilog 等 6 种语言

取消

暂无发行版

马建仓 AI 助手

尝试更多

代码解读

代码找茬

代码优化

Verilog

https://gitee.com/Hmount/riscv-cpu-design.git

git@gitee.com:Hmount/riscv-cpu-design.git

Hmount

riscv-cpu-design

RISCV-CPU-Design

master

收拾旧河山/RISCV-CPU-Design

简介

发行版

贡献者

近期动态

收拾旧河山/RISCV-CPU-Design .gitee-modal { width: 500px !important; }

简介

发行版

贡献者

近期动态

搜索帮助

收拾旧河山/RISCV-CPU-Design