OpenTSN4.0开源项目的新特性:(1)交换平面深度解耦,硬件代码由TSS(时间敏感交换),TSE(时间敏感端),HCP(硬件控制点)和OEM(Opensync MAC)实现。(2)集成了TSN硬件测试工具流量规划生成器TSNBuilder、TSN流量测试仪,用户可根据需要运行OpenTSN4.0交换机、网卡、控制器来进行实验验证。
最近更新: 1年多前OpenTSN4.0开源项目的新特性:(1)交换平面深度解耦,硬件代码由TSS(时间敏感交换),TSE(时间敏感端),HCP(硬件控制点)和OEM(Opensync MAC)实现。(2)集成了TSN硬件测试工具流量规划生成器TSNBuilder、TSN流量测试仪,用户可根据需要运行OpenTSN4.0交换机、网卡、控制器来进行实验验证。
最近更新: 1年多前Open source FPGA-based NIC and platform for in-network compute (source mirror)
最近更新: 接近2年前爆肝6万字的 Bluespec SystemVerilog (BSV) 中文教程
最近更新: 2年多前Imported from https://github.com/Squonk42/buildroot-licheepi-zero.git
最近更新: 接近4年前