diff --git a/sig/RISCV_SIG/README.md b/sig/RISCV_SIG/README.md
new file mode 100644
index 0000000000000000000000000000000000000000..d8cb31cc3c433914f1443977eaae2a5c74de2883
--- /dev/null
+++ b/sig/RISCV_SIG/README.md
@@ -0,0 +1,14 @@
+## SIG说明
+
+RISCV ARCH SIG 致力于 RISCV 架构软件生态的共建和推广，以及基于 Anolis 社区 ANCK 内核支持 RISCV Vendors平台。
+
+## 邮件列表
+riscv-arch@lists.openanolis.cn
+
+## 代码仓库
+https://gitee.com/anolis/cloud-kernel
+
+## 钉钉群
+
+欢迎使用钉钉扫码入群
+![](./assets/RISCV_SIG.png)
diff --git a/sig/RISCV_SIG/assets/RISCV_SIG.png b/sig/RISCV_SIG/assets/RISCV_SIG.png
new file mode 100644
index 0000000000000000000000000000000000000000..9fe495976f49f8a59f48adad2cfd4514f934cd33
Binary files /dev/null and b/sig/RISCV_SIG/assets/RISCV_SIG.png differ
diff --git "a/sig/RISCV_SIG/content/\345\206\205\346\240\270/RISC-V Server SoC patch \345\233\236\345\220\210\350\267\237\350\270\252.md" "b/sig/RISCV_SIG/content/\345\206\205\346\240\270/RISC-V Server SoC patch \345\233\236\345\220\210\350\267\237\350\270\252.md"
new file mode 100644
index 0000000000000000000000000000000000000000..55e1e48778afb7e036bcb28ae2123377d48dcab0
--- /dev/null
+++ "b/sig/RISCV_SIG/content/\345\206\205\346\240\270/RISC-V Server SoC patch \345\233\236\345\220\210\350\267\237\350\270\252.md"	
@@ -0,0 +1,21 @@
+# ACPI
+| Field | Description | status |
+|-------|-------------|---------|
+| Misc. Support | common dependencies and more |  |
+| RHCT | HART features |  |
+| PPTT | HART topology (and cache) | |
+|LPI   |cpuidle	| |
+|CPPC  |	cpufreq	| |
+|SPCR	|serial port	| |
+|SRAT/SLIT|	NUMA toplogy	| |
+|RINTC	|APLIC, IMSIC stuffs	| |
+|MHP	|mem hotplug	| |
+|RIMT	|IOMMU stuffs	| |
+|APEI	|RAS stuffs	| |
+|FFH	|-	| |
+|RQSC	|QoS stuffs	| |
+# Driver
+| Field | Description | status |
+|-------|-------------|---------|
+| AIA |  |  |
+| IOMMU |  |  |
\ No newline at end of file
diff --git "a/sig/RISCV_SIG/content/\346\227\266\351\227\264\347\272\277\344\270\216\347\211\210\346\234\254\350\247\204\345\210\222.md" "b/sig/RISCV_SIG/content/\346\227\266\351\227\264\347\272\277\344\270\216\347\211\210\346\234\254\350\247\204\345\210\222.md"
new file mode 100644
index 0000000000000000000000000000000000000000..ae9ea269d15191641f53281dd814ce047ef18be7
--- /dev/null
+++ "b/sig/RISCV_SIG/content/\346\227\266\351\227\264\347\272\277\344\270\216\347\211\210\346\234\254\350\247\204\345\210\222.md"
@@ -0,0 +1,14 @@
+Cloud kernel 总体规划参考 https://openanolis.cn/sig/Cloud-Kernel/doc/ 中 Cloud Kernel 产品规划章节
+# 与 RISC-V 相关的内核/BaseOS 版本规划
+注：发布时间提前一个月为代码冻结时间，代码冻结第1、2周只允许合入bugfix，第3、4周原则上不在合入新补丁
+## 内核
+2025.06.30: ANCK-004 支持 SG2042
+2025.09.XX: ANCK-005 支持更多 RVA23 特性
+2025.12.XX: ANCK-006 支持 RISC-V Server SoC 主要特性
+## BaseOS
+2025.06.30: 发布 Anolis23.3 RISC-V 预览版本，同时搭载 ANCK-6.6-004 内核
+2025.09.30: 发布 Anolis23.3 RISC-V 正式版本，同时搭载 ANCK-6.6-005 内核
+2025.12.30: 发布 Anolis23.4 RISC-V 正式版本，使用 GCC14.3 编译，同时搭载内核待定
+
+# 工作细则
+具体内核、BaseOS、编译器、软件优化的工作内容请到对应目录下寻找
diff --git a/sig/RISCV_SIG/sig-info.yaml b/sig/RISCV_SIG/sig-info.yaml
new file mode 100644
index 0000000000000000000000000000000000000000..0dc7d0179c91d1a104dfb91c2628f712bfaaab9b
--- /dev/null
+++ b/sig/RISCV_SIG/sig-info.yaml
@@ -0,0 +1,25 @@
+name: RISCV 架构 SIG
+en_name: RISCV ARCH SIG
+home_page: https://openanolis.cn/sig/RISCV
+description: RISCV ARCH SIG 致力于 RISCV 架构软件生态的共建和推广，以及基于 Anolis 社区 ANCK 内核支持 RISCV Vendors 平台。
+en_description: RISCV ARCH SIG is committed to co-construct and promote the software ecology of the RISCV architecture，and support RISCV vendors platform.
+mailing_list: riscv-arch@lists.openanolis.cn
+maintainers:
+- openanolis_id: yaoxing
+  gitee_id: winterddd
+- openanolis_id: jacobwang
+  gitee_id: jiangbojacob
+- openanolis_id: guoren1983
+  gitee_id: guoren83
+
+contributors:
+- openanolis_id: yfy_yufangyu
+  gitee_id: fangyu0809
+- openanolis_id: yunpeng11
+  gitee_id: yeahuh
+- openanolis_id: cp0613
+  gitee_id: cp0613
+
+repositories:
+- repo:
+  - anolis/cloud-kernel