diff --git a/voting/new_sig/CXL_sig.txt b/voting/new_sig/CXL_sig.txt
new file mode 100644
index 0000000000000000000000000000000000000000..65cad5d027b999d3457db9bcccbb7a485b3d3b3a
--- /dev/null
+++ b/voting/new_sig/CXL_sig.txt
@@ -0,0 +1,84 @@
+CXL SIG创建申请
+
+一、SIG说明
+
+
+CXL (Compute Express Link) 技术是一种新型的高速互联技术，旨在提供更高的数据吞吐量和更低的延迟，以满足现代计算系统对于内存的需求。CXL SIG会以intel平台结合Agilex CXL为基点并逐渐支持其他架构和平台，通过提供支持CXL的内存管理系统以助力用户对于CXL的直接使用。如图所示，通过CXL SIG，以当前的CXL-SHM和CXL-SDK开源项目为中心，底层以海光/浪潮/Intel等设备生产厂家为底座，结合龙蜥现有生态环境，从多角度出发强化生态领域，多层次满足社区开发者广泛的业务场景需要。
+
+
+二、SIG组技术方向
+
+
+基于目前的CXL硬件（Intel Agilex FPGA或者澜起/三星CXL）进行开发，从以下几个方面对CXL进行支持：
+
+1. Anolis OS中CXL1.1/2.0相关驱动，以及对于CXL不同类型硬件的支持。
+
+2. 面向CXL共享内存的内存管理系统，这里我们主要从用户态分布式内存管理的角度，为用户提供一套语义一致的分布式管理机制和语义。
+
+3. 面向CXL不同类型内存的SDK，支持对异构内存进行管理，支持PMEM等内存。
+
+
+三、SIG组规划
+
+
+1、当前主要工作内容
+
+
+针对龙蜥社区中CXL-SHM开源项目进行开发。
+
+
+2、未来主要工作方向
+
+
+根据kernel上游版本更新和os版本更新，对Anolis OS中cxl驱动进行开发和维护。同时，也积极欢迎其他CXL领域的有志之士参与SIG，以龙蜥平台为中心共同建设和完善CXL软件栈。
+
+
+3、SIG组沟通及例会机制
+
+
+SIG组对内对外的技术沟通交流计划采用微信群、钉钉群、邮件列表等方式，并定期举 
+
+
+行月度例会 review 项目进展情况。
+
+
+四、SIG组成员
+
+
+maintainers:
+
+
+Teng Ma (sima.mt@alibaba-inc.com)
+
+
+Hao Fu (fu.h@hygon.cn)
+
+
+Wei Li (allenli@hygon.cn)
+
+
+Chuanguo Wang (wangchuanguo@inspur.com)
+
+
+Mengting Lu (lumengting.lmt@alibaba-inc.com)
+
+
+Haifeng Gong (haifeng.gong@intel.com)
+
+
+五、项目列表及代码仓库
+
+
+https://gitee.com/anolis/cxl-shm
+
+
+投票情况：
+
+赞同：焦旭坡(H3C)，段廷银(曙光），谈鉴锋(蚂蚁)，王江波(兆芯)，陈鲍孜(飞腾)，
+      李伟(海光)，杨勇-Oliver(阿里云)，王悦良(麒麟软件)，金运通(Intel)，姜少涛（电信云），
+      庞训磊(阿里云)，宋卓（阿里云），李崇(Intel)，孙兵(万里红)，孙志刚(联通云)，
+      戴纯兴（浪潮信息），谈虎(中兴)，王江波(阿里云)，肖微(联通)，王洪虎（龙芯），
+      孟杰（统信软件），王磊（统信软件），曾宏安(凝思)，卢彦（统信软件），贺军（Arm），
+      李春强（平头哥），贺春妮(中科方德)，张金利（阿里云），薛皓林(统信软件)，刘峥(阿里云)，
+      严海双(移动云)，张晓飞(普华) (32人）
+反对：（0人）