寒生同学

@eeput

做一个简单的人~

Verilog
VHDL
所有 个人的 我参与的
Forks 暂停/关闭的

    寒生同学/VSCode_Verilog

    TestBench 代码生成调试插件。

    寒生同学/FPGA_Project

    FPGA 工程开发实践项目。

搜索帮助