@kingstacker
FPGA工程师，有事请联系：kingstacker_work@163.com。
8*8同步fifo和异步fifo，用Verilog语言描述。
Spi protocol: include spi_ms and spi_sm file
Verilog语言描述一个ram
Dual io descripted by verilog
vga driver;条纹和静态图片显示
最近一年贡献：0 次
最长连续贡献：0 日
最近连续贡献：0 日
贡献度的统计数据包括代码提交、创建任务 / Pull Request、合并 Pull Request，其中代码提交的次数需本地配置的 git 邮箱是 Gitee 帐号已确认绑定的才会被统计。
