自己动手画CPU实验框架
Xilinx FPGA PCIe 保姆级教程 ——基于 PCIe XDMA IP核
一篇全面的 Bluespec SystemVerilog (BSV) 中文教程，介绍了BSV的调度、FIFO数据流、多态等高级特性，展示了BSV相比于传统Verilog开发的优势。
基于FPGA的RISC-V CPU+SoC，包含一个简单且可扩展的外设总线。
最近一年贡献：9 次
最长连续贡献：3 日
最近连续贡献：1 日
贡献度的统计数据包括代码提交、创建任务 / Pull Request、合并 Pull Request，其中代码提交的次数需本地配置的 git 邮箱是 Gitee 帐号已确认绑定的才会被统计。