@light007
lightatbluesky 暂无简介
自己动手画CPU实验框架
基于FPGA的RISC-V CPU+SoC,包含一个简单且可扩展的外设总线。
Xilinx FPGA PCIe 保姆级教程 ——基于 PCIe XDMA IP核
使用Vivado+PetaLinux搭建Zynq PS+PL系统 —— 基于 Zedboard
一篇全面的 Bluespec SystemVerilog (BSV) 中文教程,介绍了BSV的调度、FIFO数据流、多态等高级特性,展示了BSV相比于传统Verilog开发的优势。
starfive version u-boot.