@qfengfeng
qfengfeng 暂无简介
基于纯Verilog实现的FOC控制器，三环均已实现，并且提供配套的上位机进行系统调试
学习fpga过程中手写的一些简单模块
最近一年贡献：2 次
最长连续贡献：1 日
最近连续贡献：1 日
贡献度的统计数据包括代码提交、创建任务 / Pull Request、合并 Pull Request，其中代码提交的次数需本地配置的 git 邮箱是 Gitee 帐号已确认绑定的才会被统计。
