# 基于FPGA的双通道DDS信号发生器 **Repository Path**: study_txyx/gowin_dds ## Basic Information - **Project Name**: 基于FPGA的双通道DDS信号发生器 - **Description**: 本项目以高云FPGA（GW1N-LV1）作为控制核心，外围搭建DAC、按键等电路，实现双通道DDS信号发生器。通过按键和拨码开关，可以独立调整每个通道的波形、频率、相位。通过电位器，可以调整每个通道最终输出波形的幅值。 - **Primary Language**: Verilog - **License**: GPL-3.0 - **Default Branch**: master - **Homepage**: None - **GVP Project**: No ## Statistics - **Stars**: 0 - **Forks**: 3 - **Created**: 2024-02-04 - **Last Updated**: 2024-02-04 ## Categories & Tags **Categories**: Uncategorized **Tags**: None ## README # 基于FPGA的双通道DDS信号发生器 #### 目录结构 - hdk - Gerber_PCB.zip PCB制版文件 - Schematic.pdf 原理图 - math - text.m 波形生成测试 - wave.m 波形生成脚本 - rtl 主要的hdl文件 - gw_dds.rar 高云ide(gowin)的工程文件 #### 介绍 本项目以高云FPGA（GW1N-LV1）作为控制核心，外围搭建DAC、按键等电路，实现双通道DDS信号发生器。通过按键和拨码开关，可以独立调整每个通道的波形、频率、相位。通过电位器，可以调整每个通道最终输出波形的幅值。 #### 技术指标 通道数：2 调制方式：DDS 波形类型：正弦波，方波，三角波，锯齿波 频率范围：1-65535Hz 频率步进：1Hz 相位范围：0-360度 相位步进：360/(2^8)度 输出幅值：0-3.3V 输出阻抗：50ohm #### 总体结构 本项目使用GW1N-LV1输出双通道DDS波形信号，模拟部分对信号进行滤波、幅度调节、输出缓冲。 ![ ](https://images.gitee.com/uploads/images/2021/0616/160215_399ddce2_8241888.png "总体框图.png") #### 原理分析 (1)逻辑部分 1. 信号发生器每个通道使用了4KB的ROM作为波形存储器。 其中，每种波形（正弦波、方波、三角波、锯齿波）的一个周期的幅值信息占用1024字节，4种波形占用4096字节。 输出波形，首先需要根据波形种类确定基地址；其次，频率寄存器决定了偏移量自增的速度；相位寄存器决定了两个通道偏移量的差值；最后，基地址与偏移量相加，得到ROM中当前时刻波形输出的电压值。 2. 波形参数是通过外部按键和拨码开关来设置的。 8位的拨码开关是主要数据的输入接口，用于频率和相位具体参数的设定，数据范围是0x00-0xFF。频率输入按键分高位按键和低位按键，按下高位按键表示8位拨码开关的数据写入频率寄存器的高8位，按下低位按键表示8位拨码开关的数据写入频率寄存器的低8位，高低8位寄存器共16位，可以实现频率从1Hz到65535Hz的调整。 相位输入按键只有一个，相位的表示方式是将360度分割成256份，通过8位拨码开关设置当前波形的相位值。 Wave按键的作用是切换波形，按下按键，波形会以空闲、正弦波、方波、三角波、锯齿波的顺序循环切换。CH端口连接的是拨动开关，其高低电平指示频率、相位、Wave按键按下后，参数应当写入哪一个通道。 3. 计数型按键消抖模块。 很多MCU的软件消抖逻辑是：采样到电平变化后，隔一小段时间再采样一次，如果两次电平相同则认为按键稳定。这种方法适用于通用处理器，但是放硬件逻辑上不太合适。 本项目设计了一个计数型消抖模块。定义一个位宽为[n:0]的计数器，n的大小决定了消抖的程度，应根据按键的特性来选择，太大会导致反应迟缓，太小则不足以消抖。 按键的高低电平决定了计数器在每个时钟周期是数值+1还是-1，计数器的最高位作为消抖后的输出。当计数器为全0，则停止-1；当计数器为全1，则停止+1。按键抖动会被计数器的计数过程消除，最高位01变换的分界点是计数器的中间值。 (2)模拟部分 波形信号是以8位并行的方式从FPGA输出，然后进入8位的R2R电阻网络进行数模转换。转换后的信号是0~3.3V的高输出阻抗模拟电压信号，需要进入运放和电位器进行幅值调整和输出缓冲。