• 1
• 0
• 1

wirelesssun/aerial-cuda-accelerated-ran forked from tekdf/aerial-cuda-accelerated-ran

• 1
• 0
• 1

wirelesssun/Xilinx-FPGA-PCIe-XDMA-Tutorial forked from pandeng2079/Xilinx-FPGA-PCIe-XDMA-Tutorial

Xilinx FPGA PCIe 保姆级教程 ——基于 PCIe XDMA IP核

• 1
• 0
• 5

wirelesssun/CUDA-Programming forked from 探索/CUDA-Programming

CUDA书籍代码

• 1
• 0
• 2

wirelesssun/CudaLearn forked from longlong/CudaLearn

一份保姆级的cuda简明教程

• 1
• 0
• 1

wirelesssun/OpenBLAS forked from 坚果/OpenBLAS

• 1
• 0
• 1

wirelesssun/Deep_RL_with_pytorch forked from 坚果/Deep_RL_with_pytorch

• 1
• 0
• 1

wirelesssun/Fast_LDPC_decoder_for_x86 forked from 坚果/Fast_LDPC_decoder_for_x86

• 1
• 0
• 1

wirelesssun/Fast_LDPC_decoder_for_ARM15 forked from 坚果/Fast_LDPC_decoder_for_ARM15

• 1
• 0
• 1

wirelesssun/Fast_LDPC_decoder_for_GPU_fixed forked from 坚果/Fast_LDPC_decoder_for_GPU_fixed

• 1
• 0
• 1

wirelesssun/EN325-Advanced-digital-design-old forked from 坚果/EN325-Advanced-digital-design-old

• 1
• 0
• 1

wirelesssun/Fast_LDPC_decoder_for_GPU_float forked from 坚果/Fast_LDPC_decoder_for_GPU_float

• 1
• 0
• 1

wirelesssun/fft forked from Crazy/fft

• 1
• 0
• 1

wirelesssun/5G-NR-LDPC-CPP forked from beve/5G-NR-LDPC-CPP

5G NR LDPC C++ 实现，包含基本流程和代码注释

• 1
• 0
• 1

wirelesssun/aff3ct forked from bkh123/aff3ct

• 1
• 0
• 4

wirelesssun/高性能整数除法器 forked from xiaowuzxc/高性能整数除法器

Verilog编写的高性能整数除法器，具有参数化配置位宽、迭代加速、结果锁存等特性，带有仿真脚本

• 1
• 0
• 9

wirelesssun/异步FIFO的纯verilog实现 forked from xiaowuzxc/异步FIFO的纯verilog实现

纯verilog构建异步fifo，附带仿真脚本。读写端口各有一组时钟、读写使能、读写端口、满空指示、fifo使用量。源码结构清晰，注释完备，易于理解。

• 1
• 0
• 86

wirelesssun/小麻雀处理器 forked from xiaowuzxc/小麻雀处理器

小麻雀处理器SparrowRV采用RISC-V架构，支持RV32IMZicsr指令集，2级流水线，哈佛结构，配有中断系统。MCU级别的处理器，麻雀虽小，五脏俱全。

• 1
• 0
• 18

wirelesssun/FPGA_Project forked from 寒生同学/FPGA_Project

FPGA 工程开发实践项目。

• 1
• 0
• 9

wirelesssun/CNN-FPGA forked from 深蓝梦境/CNN-FPGA

使用Verilog实现的CNN模块，可以方便的在FPGA项目中使用

• 1
• 0
• 18

wirelesssun/riscv-fpga-toolchain forked from xshadower/riscv-fpga-toolchain

Tinyriscv简单易读，原作者文档优秀，这里将tinyriscv移植到基于国产FPGA(安陆EG4S20)的开发板荔枝唐上。此编译链将整合RISCV编译链，x86 TCC编译器（win侧工具开发），iverilog仿真环境，等等。 后续增加vexriscv，及SpinalHDL相应环境。