SystemVerilog数字集成电路功能验证课件
SystemVerilog数字集成电路功能验证源码
16-Bit SAR ADC, Single Supply, 4-20mA Acquisition System
450多套大屏模板,经验证过的3个开源的大屏设计项目,可以设计出各行各业的大屏报表
使用Qt开发的大屏监控界面,主要通过绘制和QChart开发。主要展示动态表格,精美大屏状态,过度动画,滚动动画等。该界面采用Qt的UI框架进行开发,通过精心设计的UI元素和动态效果,为用户提供了一个直观、易用、美观的界面。
Python基于Flask框架在线电影视频播放网站设计源码设计
一个MVC 分层,restful api,json api设计模式的flask框架
An FPGA-based JPEG-LS encoder, which provides lossless and near-lossless image compression with high compression ratios. 基于FPGA的JPEG-LS编码器,可实现高压缩率的无损/近无损图象压缩。
动态语义SLAM 目标检测+VSLAM+光流/多视角几何动态物体检测+octomap地图+目标数据库
A small embedded Modbus protocol stack, written in C language, support master and slave, support discrete mapping, support non-blocking and blocking read and write mode, and provide a complete example, can be transplanted to different processors, simple to use, portable.