# MIPS

**Repository Path**: yonchicy/mips

## Basic Information

- **Project Name**: MIPS
- **Description**: Verilog编写的CPU核
- **Primary Language**: Verilog
- **License**: Not specified
- **Default Branch**: master
- **Homepage**: None
- **GVP Project**: No

## Statistics

- **Stars**: 6
- **Forks**: 0
- **Created**: 2021-04-10
- **Last Updated**: 2024-12-25

## Categories & Tags

**Categories**: Uncategorized

**Tags**: None

## README

# MIPS

#### 介绍
Verilog编写的CPU核

#### 隐藏炸弹

1. cache写返回还没有处理好
2. AXI写后读，是否存在读到旧值的可能？